DIALOG(R)File 347:JAPIO (c) 2000 JPO & JAPIO. All ris. reserv.

02336064 **Image available**

ACTIVE MATRIX SUBSTRATE HOUSED IN DRIVER

PUB. NO.:

62-252964 [JP 62252964 A]

PUBLISHED:

November 04, 1987 (19871104)

INVENTOR(s): MATSUO MUTSUMI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

61-096301 [JP 8696301]

FILED:

April 25, 1986 (19860425)

INTL CLASS:

[4] H01L-027/12; G02F-001/133; G09F-009/30; H01L-029/78

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment); 44.9 (COMMUNICATION --

Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R097 (ELECTRONIC MATERIALS -Metal Oxide Semiconductors, MOS); R100 (ELECTRONIC MATERIALS -- Ion

Implantation)

JOURNAL:

Section: E. Section No. 602, Vol. 12, No. 127, Pg. 95, April

20, 1988 (19880420)

ABSTRACT

PURPOSE: To prevent dielectric breakdown of a thin film transistor in a driving circuit due to charge-up of electric charge to the surface at the time of ion implantation and the like, by shielding the driving circuits at the peripheral part by the interconnection of conductor films.

CONSTITUTION: Gate lines (G(sub 1)-G(sub m)) are timing lines. Source lines 2 (S(sub 1)-S(sub n)) are data lines. A thin film transistor 3 and a picture element electrode 4 are arranged at each intersection of the gate line 1 and the source line 2. Timing-line driving circuits 5 and data-line driving circuits 6 are formed. The driving circuits 5 and 6 are covered with interconnecting wires using the same material as that of the gate lines 1 and connected to the periphery of a transparent insulating substrate with the same material. Therefore, The thin film transistors in the driving circuits 5 and 6 are perfectly shielded. Thus dielectric breakdown due to ion implantation and the like is prevented.

DIALOG(R)File 352:DERWENT WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

007354089

WPI Acc No: 87-351095/198750

Active matrix substrate with driver - has thin film transistors provided on insulating substrate, and conductive film surrounding transistor

driving circuit NoAbstract Dwg 3/3

Patent Assignee: SEIKO EPSON CORP (SHIH)
Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Main IPC Week

JP 62252964 A 19871104 JP 8696301 A 19860425 198750 B

Priority Applications (No Type Date): JP 8696301 A 19860425

Patent Details:

Patent Kind Lan Pg Filing Notes Application Patent

JP 62252964 A 20

Title Terms: ACTIVE; MATRIX; SUBSTRATE; DRIVE; THIN; FILM; TRANSISTOR;

INSULATE; SUBSTRATE; CONDUCTING; FILM; SURROUND: TRANSISTOR; DRIVE;

CIRCUIT; NOABSTRACT Derwent Class: P81; P85; U14

International Patent Class (Additional): G02F-001/13; G09F-009/30;

H01L-027/12; H01L-029/78

File Segment: EPI; EngPI

®日本国特許庁(JP)

30 特許出額公開

⑫ 公 開 特 許 公 報 (A)

昭62-252964

<pre>③Int Cl.*</pre>	識別記号	厅内整理番号		多公開	昭和62年(19	87)11月4日
H 01 L 27/12 G 02 F 1/133 G 09 F 9/30	3 2 7	7514-5F 8205-2H 6866-5C				
H 01 L 29/78		8422-5F	審査請求	未請求	発明の数 1	(全+頁)

公発明の名称

ドライバー内蔵アクテイプマトリツクス基板

到特 題 昭61-96301

❷出 顧 昭61(1986)4月25日

母発明者 松 尾

陸 諏訪市大和3丁目3番5号 セイコーエブソン株式会社内

セイコーェブソン株式

東京都新宿区西新宿2丁目4番1号

会社

珍代 理 人 并理士 最 上 務 外1名

明 細 書

1. 発明の名称

ドライバー内蔵アクティブマトリックス基 板

2.特許請求の範囲

(1) 直交する複数本のデータ組と複数本のタイマング級を有し、数データ報とタイミング級ののデーを数形がスターと数形がスターと数形がスターと数形があると共のの異ななの少なものがあるとのでは数をしている数をではある。数にも認識をもつけ、の数での数ではない。数のにも認識をもついるの数での数ではない。ない、数のにもなるであり、の数でクライバーの数でクティブマトリックス基板。

(3) 前記ドライバーを題む配益層が超勤図路内 の単級トランジスターのゲート配益層と同一層で あることを特徴とする特許請求の範囲第1項記載 のドライベー内線アクティブマトリックス基板。

(3) 郵配ドライバーを囲む配整層が国業電腦スイッテ用部級トランジスターのゲート配装着と同一層であることを特徴とする特許請求の範囲第1項記載のドライバー内裏アクティブマトリックス
本板。

3.発明の許細な説明

〔 磁葉上の利用分野〕

本発明は、適明絶極基板上に薄膜トランジスメ を形成したドライバー内蔵アクティブマトリック ス基板の構造に関する。

〔定来の技術〕

近年、船最基板上に堆積した半導体経済を発動 気域として用いたM 0 3 型部製トランジスターは 、液晶要示接世の産業の光スイッチとしてばかり でなく、海辺の影動回路も解皮できるほどに性定 があがっている。しかし、絶職基板を用いたデベ

特爾昭62-252964(2)

イスでは、過級基板表面に生じた電荷をいかに外部に放散して、解説トランジスターの結論数課を防止するかが課題である。特に根温表示接壁のように、ベネル表示部分の面積が大きいデベイスでは製造工風中での基度表面でのチャージアップをいかに防止するかが重要である。

・第3 図は、前配模式図で構取された従来の復品 要示用ドライバー内蔵アクティブマトリックス基 板の外隔近傍の平面図(4)と断面図(b)であ

[問題点を解決するための手段]

本発明のドライバー内型アクティアマトリック ス番板は、周辺駆動回路を導起数の配線で置うと 共に、基板周辺にも消電疑気線をもうけ、両者を

る。透明絶縁蓋板7上に化学反応を媒介として結 品や非晶質を被准させるCマD法により、多細晶 シリコン薄膜 8 を推設させる。次に、多結品シリ コン薄製のパメーン形成を行なった後、ゲート絶 縁戻りを形成し、その上に金銭や多苗品シリコン 罪族を用いたゲート電復10及びゲート殴;を届 動図路内を含めて同時形成する。次に、ゲート電 **徳10とレジストをマスクに用いて、P里不純省** イオンとB型不夠物イオンを選択的にイオン打込 みをしてP型とH型の芽膜トランジスメーのソー ス・ドレイン領域を形成する。次に、層間組織選 11をCVD缶により値階し、コンタクトホール を開口した後、透明導電膜を被着して、窒素電癌 4 を形成し金銭を被磨して、ソース線 2 及び、周 辺のタイミング薬風動回路をとデータ凝固動回路 4 内の配敲とする。

[発明が解決しようとする問題点]

しかし、前述の従来技術では、イオン打込みの 工風で透明路線蓋板上にチャージアップされた電

母格することを特徴とする。

(作用)

本名明の上記の構造によれば、図動回路は、導電器の配銀でシールドされたことになり、大面線を占める表示部分からのチャージアップした電荷は新板周辺を設地することで外部に放散できるため駆動回路内の薄膜トランジスターのチェージをなくすことが可能である。

〔寒笼呀〕

特爾町62-252964(3)

題例のように、ゲート級と同一材料にする必要はなく、 英盤の姿質度を用いても何らさしつかえない。 配製機は、ナミクロンメートルもとれば十分であり、 占有面積も小さく、工程が切えるわけではないので好数合である。

[発明の効果]

以上述べたように本発明によれば、周辺の配動回路は海地域の配額でシールドされたことにアップによる配動回路内の超線トランジスターの追踪を防止するという効果を有する。また健康できないである。

人図面の簡単な説明

第1 図は、本発明の液晶安示用ドライバー内蔵 アクティブマトリックス語板の外周近傍の平面図 である。第2 図は、液晶表示用ドライバー内蔵ア クティブマトリックス語板の模式図である。第3 図は、従来の版画表示用ドライバー内型アクティブマトリックス番板の外周近勢の平面図 (a) と断面図 (b) である。

1……ゲート型(タイミング数)

2 … … ソース 甚(データ 製)

る……厚度トランジスター

4 … … 配景電極

5 … … タイミング凝配動回路

6 … … データ 袋 駆動 回路

7 … … 透明結論基礎

8 ……多若品シリコン解裏

9 … … ゲート 終 最 雄


10 … ゲート管長

1.1 … 爱問為華菜


12 ... コンオクトホール

Di F

出国人 キイコーエアソン除式会社 代理人 弁理士 後上 (101名)



第 1 図



第 2 図

特閒町62-252964(4)

